| 초록 |
전자 제품 시장이 급속히 성장하면서 반도체 패키지는 경박 단소화 되어지면서도 고효율의 Chip으로 발전하고 있다. Lead Frame은 반도체IC를 구성하는 핵심부품으로서 반도체 Chip과 PCB기판과의 전기신호 전달하고, 외부의 습기, 충격 등으로부터 Chip을 보호하며, 지지해 주는 골격 역할을 한다. 플래시 메모리와 램버스 디램 등과 같은 반도체 패키지 시장이 급속히 확대되면서 좀더 세밀한 Lead Frame을 요구하게 되었다. 이런 반도체 패키지를 CSP(Chip Scale Package) 라고 하는데, Chip을 외부로부터 보호하고 있는 패키지의 실장 면적이 Chip 크기의 120% 이내로 작은 형태가 된다. 점점 작아지는 제품의 품질을 향상시키기 위해서는 제조 방법 중에서 etching 법을 사용하는 경우를 simulation 하였다. 본 연구에서 중요한 것으로 etching 액이 판에 균일하게 분포되는 것을 목표로 하였다. 이에 etching 액이 고르게 분포되도록 하기 위해서는 분사노즐 시스템의 설계와 조작에 따른 변수들이 최적의 값을 유지하는 것이다. 변수들의 최적 값을 찾는데 보다 시간을 절약하고 차기의 제품에 대한 고려를 동시에 할 수 있도록 C프로그램언어로 공정을 simulation 하였고 유전알고리즘(Genetic Algorithm)을 이용하여 최적 파라미터를 찾는 과정을 수행하였다. |
