| 초록 |
반도체 소자가 다기능화 되고 I/O 단자 수가 급속히 증가하면서 이에 부합하는 패키징 기술이 요구되고 있다. 이러한 수요를 만족시키는 SiP(system in packaging) 기술 중 웨이퍼 레벨 패키징(WLP) 기술이 있고, WLP 기술은 웨이퍼를 패키징한 후 이를 절단해 칩을 만드는 공정으로서 칩 크기와 동일한 실장 면적을 가지는 FIWLP(fan-in WLP)와 칩보다 다소 크기가 큰 실장 면적을 가지는 FOWLP(fan-out WLP)로 나뉜다. WLP 기술은 기존 패키지와 비교하여 소형화가 쉽고, 배선의 길이가 짧아져 전기적 특성이 우수하며, 가격 절감이 가능한 장점들을 가지고 있다. 반면 WLP 기술은 휨(warpage) 현상, 수율 문제, RDL(redistribution layer)의 자기평탄화(self-planarization)문제, 낮은 유전율을 가진 감광성 유전체(dielectric) 개발 등 아직 해결해야 할 과제들도 많다. 본 연구에서는 다층 RDL 배선 층을 가진 WLP 적용을 위한 유전체로 spin-on-glass(SOG)를 연구하였다. SOG는 좋은 gap filling을 가지며, 표면 평탄화가 쉽고, 저온 공정이 가능한 장점이 있으나, curing 후 수축(shrinkage) 현상과 하층 소재와의 접착력 및 밀도 등이 개선되어야 한다. 6인치 Si 웨이퍼에 다양한 Cu RDL 패턴을 제작하고, 전기도금으로 구리를 증착하였다. 이 후 SOG를 스핀 코팅방법으로 증착한 후 1시간 동안 O2 분위기에서 여러 온도(250℃, 300℃, 350℃, 400℃)에서 경화(curing)시겼고, WLP의 유전층으로 SOG 박막이 적합성 및 경화 시 균열이나, 수축, 기공 등의 문제들을 분석하였다. |
