| 초록 |
최근 이동 통신 기기의 전력증폭기(PAM) 회로가 고집적화 됨에 따라 BGA, CSP, SiP 등 다양한 Packaging 기술이 선보이고 있고, 실장기술(SMT)에서도 부품의 소형화, 복합화, 모듈화, 집적화에 대응하기 위한 연구가 활발히 진행되고 있다. 또한 인쇄회로기판(PCB) 도 극미세선폭과 파인 피치(Fine Pitch)를 가지게 되고, 수동 소자 (Passive Component) 역시 그 크기가 0603 / 0402 에서 0201 로 대폭 감소되었고, 0201 소자의 실장 기술도 현재 보편화 되고 있는 추세이다. 하지만 수동 소자들이 초 소형화 됨에 따라서 실장공정에서도 예기치 못한 불량들이 발생되고 있는데, 그 대표적인 것 중의 하나가 수동소자의 Tombstoning (Manhattan or Drawbridging) 불량이며, 최근 반도체 Assembly 업계에서는 큰 이슈가 되고 있다. Tombstoning은 Reflow Soldering 공정에서 수동소자의 한쪽 면만 Soldering 이 되고, 반대쪽 면은 일부 또는 전부가 위로 들려진 형태의 불량을 총칭한다. 현재까지 이 불량이 발생되는 원인에 대해 많은 연구가 이뤄졌지만, 대부분 단일 공정에 집중하여 논의가 되었다. 본 연구에서는 최근 Assembly 업계에서 이슈가 되고 있는 초 경량/미세소자의 Tombstoning 불량에 영향을 미치는 많은 공정인자 들 중에서 인쇄회로기판(PCB)의 Via-hole 형태, Stencil 개구부(Aperture) 비율(%), 전처리 공정에 대한 영향을 살펴보고, 그 특성을 고찰하였다. |
