화학공학소재연구정보센터
학회 한국재료학회
학술대회 2019년 가을 (10/30 ~ 11/01, 삼척 쏠비치 호텔&리조트)
권호 25권 2호
발표분야 특별심포지엄5. 초고속 저전력 광 데이터 처리용 소자 심포지엄-오거나이저:송용원(KIST)
제목 차세대 반도체를 위한 Si상 저전력/초고속 III-V CMOS소자 및 3D III-V 기술
초록 현재 미소화 공정의 한계까지 발전된 Si 기반 반도체는 작게 만들면 작게 만들수록 전력의 낭비가 심해지는 문제에 다다랐다. 이를 냉각의 관점에서 해결하려는 시도도 있지만, KIST에서는 재료로 부터 근본적인 혁신을 이루기 위하여 2011년 부터 "Si 이후의 논리소자를 대비하기 위한 III-V족 화합물 반도체 기반 저전력/고속 CMOS소자"라는 목표 하에 다양한 연구를 수행하고 있다.

본 연구진은 Ⅲ-Ⅴ족 CMOS소자 기술 실현을 위하여 두 가지 접근방법을 선택하였다..

□ 단일층/단일물질 Ⅲ-Ⅴ CMOS on Si 기술 개발
ㅇ신소재를 이용한 논리소자 구현에 있어 최대의 이슈였던 단일물질 기반의 고속 Ⅲ-Ⅴ n형/p형 반도체 CMOS 소자 구현에 도전함
- 미국 NRL 및 Intel, 유럽 imec에서는 n형으로 InGaAs, p형으로 Ge 등의 서로 다른 재료를 이용한 연구를 진행하였으나, 공정 수 증가와 회로설계의 어려움에 당면함
- 본 연구에서는 III-V족 n형/p형 반도체인 InGaAs와 (In)GaSb을 결합하여, 우수한 성능을 가진 In(Ga)As(Sb) 단일물질 소자를 개발함(동작 전압 < 0.4 V; Si 대비 정공 이동도 > 2배)


□ 수평/수직 관통형 다기능 3D 적층 기술 개발
ㅇ기존 CMOS 소자의 전기배선의 용량 한계로 인해, 세계적으로 칩 내/간 통신 에너지 저감 및 광대역화를 위한 광통신 기술로써 Si photonics의 상용화가 추진됨
- Intel, IBM 등은 전통적 광통신 파장대(1.3~1.55 um)를 이용한 수평적 칩 간 광통신을 시도하여 일부 상용화함
ㅇ본 연구팀은 Si을 관통하는 파장대(2~3 um)를 사용하여 Si반도체를 수평 및 수직적으로 관통하는 광통신 및 소자 기술을 최초로 시도함
- 이는 3차원 광통신 및 CPU/Memory의 3D 적층을 가능케 하는 혁신적인 기술에 해당하며, 증강 Si 기술을 위한 소재 기술 개발에 도전함

본 연구진은 미래의 소자/시스템을 소재 부터 혁신하는 연구를 시도하고자 하며, 많은 연구자들과 협업을 희망한다.
저자 송진동
소속 한국과학기술(연)
키워드 III-V on Si; low power; high speed; GaSb; Mid IR
E-Mail