| 학회 |
한국재료학회 |
| 학술대회 |
2013년 가을 (11/06 ~ 11/08, 제주롯데호텔) |
| 권호 |
19권 2호 |
| 발표분야 |
A. 전자/반도체 재료(Electronic and Semiconductor Materials) |
| 제목 |
Optimization of Electrode design with high efficiency Blue LED |
| 초록 |
최적화된 Light Emitting Diode(LED) 효율을 구현하기 위하여 전극면적과 Wall Plug Efficiency(WPE)와의 관계를 연구하였다. 본 실험의 목적은 작동전압(Vf)과 추출효율이 절충된 전극을 design함으로써, 낮은 Vf와 높은 추출효율을 지닌 최적의 전극을 찾는 것이다. 일정한 size를 가진 chip의 경우 전극면적이 증가 할 때 Vf가 감소하는 반면, 증착된 전극에 의해 추출효율이 감소하게 되는 Trade-off 현상을 보인다. 전극면적과 효율에 따른 사전 실험 결과에서, Chip의 전극면적을 증가시킴에 따라 WPE가 36%정도 향상되었고, 이후의 면적 증가에 따라서는 WPE가 감소하였다. 본 실험에선 최적화된 전극을 찾는 과정에 Heuristics 이론을 적용하였다. Heuristics 이론이란, 실험적·경험적 지식에 의존하여 모든 경우 수를 고려하지 않고, 일정한 기준에 따라 일부의 경우의 수만을 고려하여 문제를 해결하는 방법이다. Programming 되어진 Heuristics 이론으로 전극을 design하였다. 동일한 조건을 지닌 1X1 mm2 의 Blue Vertical LED (V-LED)에 각각의 design된 전극을 사용하였다. SiLENSe (simulation program)로 IQE가 70% (@350mA)인 Epi-structure를 design하였고, 이 정보를 기반으로 하여 SpeCLED (simulation program)를 사용하였다. SpeCLED를 통해 design한 전극을 simulation 하고 Vf, Output Power를 통해 계산한 WPE로 chip 특성을 평가하였다. |
| 저자 |
Seo-Jung Bae, Wael Z. Tawfik, Hyo-Won Seo, June Key Lee
|
| 소속 |
전남대 |
| 키워드 |
Heuristics; Electrode design; simulation program; Wall–plug Efficiency
|
| E-Mail |
|
