Korean Journal of Materials Research, Vol.11, No.7, 556-561, July, 2001
열처리 온도에 따른 니켈실리사이드 실리콘 기판쌍의 직접접합
Direct Bonding of Si(100)/NiSi/Si(100) Wafer Pairs Using Nickel Silicides with Silicidation Temperature
초록
실리사이드반웅을 이용하여 니켈모노실리사이드의 양측계면에 단결정실리콘을 적층시켜 전도성이 우수하며 식각특성이 달라 MEMS용 기판으로 채용이 가능한 SOS (Silicon-on-Silicide) 기판을 제작하였다. 실리콘 기판 전면에 Ni를 열증착법으로 1000\AA 두께로 성막하고, 실리콘 기판 경면과 맞블여 후 300 900 ? C 온도범위에서 15시간동안 실리사이드 처리하여 니켈모노실리사이드가 접합매체로 되는 기판쌍들을 완성하였다. 완성된 기판쌍들은 IR (infrared) 카메라를 이용하여 비파괴적으로 접합상태를 확인하고. 주사전자현미경 (scaning electron microscope)과 투과전자현미경 (tranmission electron microscope)을 이용하여 수직단면 미세구조를 확인하였다. Ni 실리사이드의 상변화가 일어나는 온도를 제외하고는 Si NiSi ∥Si 기판쌍은 기판전면에 52%이상 완전접합이 진행되었음을 확인하였고 생성 실리사이드의 두께에 따라 나타나는 명암부에 비추어 기판쌍 중앙부에 두꺼운 니켈노실리아드가 형성되었다고 판단되었다. 완성된 Si NiSi ∥ Si 기판쌍을 SBM 수직단면에 의괘 확인한 결과 접합이 완성된 기판중심부의 접합계면은 1000\AA 두께의 NiSi가 균일하게 형성되었으며 배율 30,000배의 해상도에서 계면간 분리부분없이 완전한 접합이 진행되었음을 확인하였다. 반면 기판쌍 에지 (edge)부분에는 실리사이드가 헝성되지 않은 비접합상태가 발견되었다. 수직단면루과전자현미경 결과물에 근거하여 접합된 중심부에서는 피접합되는 실리콘의 경면과 니켈이 성막된 실리콘 경면 상부계면에 10-20 \AA 의 비정질막이 발견되었으며, 산화막으로 추정되는 이 막이 접합률을 현저히 저하시키는 것을 확인하였다. 접합이 진행되지 않은 에지부는 이러한 산화막이 열처리 진행중 급격히 성장하여 피접합 실리콘층의 분리가 발생하였다. 따라서 Si NiSi ∥Si 기판쌍의 접합률을 향상시키기 위해서는 피접합 실리콘 계면과 Ni 상부층간의 비정질부를 적극적으로 제거하여야 함을 알 수 있었다.
be employed in MEMS(micro- electronic-mechanical system) application due to low resistance of the NiSi layer. A thermally evaporated 1000\AA -thick Ni/Si wafer and a clean Si wafer were pre-mated in the class 100 clean room, then annealed at 300 900 ? C for 15hrs to induce silicidation reaction. SOS wafer pairs were investigated by a IR camera to measure bonded area and probed by a SEM(scanning electron microscope) and TEM(transmission electron microscope) to observe cross-sectional view of Si/NiSi. IR camera observation showed that the annealed SOS wafer pairs have over 52% bonded area in all temperature region except silicidation phase transition temperature. By probing cross-sectional view with SEM of magnification of 30,000, we found that 1000\AA -thick uniform NiSi layer was formed at the center area of bonded wafers without void defects. However we observed debonded area at the edge area of wafers. Through TEM observation, we found that 10?20\AA thick amourphous layer formed between Si surface and NiSix near the counter part of SOS. This layer may be an oxide layer and lead to degradation of bonding. At the edge area of wafers, that amorphous layer was formed even to thickness of 1500\AA during annealing. Therefore, to increase bonding area of Si NiSi ∥ Si wafer pairs, we may lessen the amorphous layers.
- Chung GS, Kawahito S, Ashiki M, Ishida M, Kamura TN, Novel high-Performance Pressure Sensors Using Double SOI Structures., The 6th Int'l Conf. Solid-State Sensors & Actuators,, 676-681, (1991) (1991)
- Mitani K, Gosele UM, Appl. Phys. Lett. A, Formation of Interface Bubbles in Bonded Silicon Wafer: A Thermodynamic Model, 54, 543 (1992)
- Gosele U, Alexe M, Kopperschmidt P, Tong QY, IEEE, 23 (1997)
- Muraka SP, Silicides for VLSI Applications, Academic Press Inc., New York, U.S.A., (1993) (1993)
- Mann RW, Clevenger LA, Agnello PD, White FR, IBM J. Res. Deveolp., 39(4), 403 (1995)
- Iijima T, Nishiyama A, Ushiku Y, Ohguro T, Kunishima I, Suguro K, Iwai H, IEEE Trans. Electron Devices, 371 (1993)
- Wolf S, Silicon Processing for the VLSI era, Lattice Press, (1995) (1995)
- Laskey JB, Nakos JS, Chan OJ, Geiss PJ, IEEE Trans. Electron Dev., 38, 262 (1991)
- Morimoto T, Ohguro T, Momose S, Iinuma T, Kunishima I, Suguro K, Katakabe I, Nakajima H, Tsuchiaki M, Ono M, Katsumata Y, Iwai H, IEEE Trans. Electron Dev., 42, 915 (1995)
- Xiao ZX, Wu GY, Zhang GB, Li ZH, Hao YL, Chen WR, Wang YY, J. Electrochem. Soc., 145(4), 1360 (1998)
- 이진우, 강춘식, 대한금속.재료학회지, 38(2), 366 (2000)