| 학회 | 한국재료학회 |
| 학술대회 | 2004년 가을 (11/05 ~ 11/05, 인하대학교) |
| 권호 | 10권 2호 |
| 발표분야 | 반도체I(실리콘) |
| 제목 | Solid phase reaction을 통해 제조한 HfSiON 의 특성 |
| 초록 | 반도체 소자의 직접화로 인해 최근 MOS(Metal Oxide Semiconductor) device 공정에서 기존의 게이트 절연막인 SiO2를 대체할 고유전체 물질인 HfO2가 각광을 받고 있다. MOSFET의 gate oxide로 사용된 SiO2는 소자의 크기가 줄어들면서 게이트 산화막으로 이용되기에는 여러 가지 물리적 한계에 직면하게 되었다. 0.1㎛이하의 소자를 위해서 SiO2는 15Å이하의 두께를 가져야 되는데 이러한 두께에서는 전자가 박막을 tunneling하여 지나가게 되며 이로 인해 허용치 이상의 누설전류를 가지게 되어 더 이상 절연막의 역할을 할 수 없게 된다. 따라서 유전률이 높은 물질을 사용하여 물리적인 두께가 SiO2보다 크면서 정전용량을 크게 할 수 있는 고유전 물질이 필요하게 되었다. HfO2는 Si과 접촉 시 열역학적 안정성, 25~30정도의 큰 유전상수, 271kcal/mol의 높은 생성열, 5.86eV의 비교적 큰 band gap, poli-Si과의 호환성 그리고 9.68g/cm3의 높은 밀도로 인해 계면에서 불순물 확산에 대한 저항성이 매우 크다는 장점을 가지고 있다. 그러나, HfO2의 증착 기술로 최근 많이 이용되고 있는 ALD(atomic layer deposition)의 경우 Si substrate와 HfO2 박막 사이에 정전용량이 낮은 interfacial layer가 존재하게 되어 전체적인 EOT 감소를 초래하며 Si과의 계면 특성을 저하시키게 된다. 따라서 본 실험에서는 HfO2와 Si substrate 사이에 interfacial layer를 최소화 하면서 계면의 특성을 유지할 수 있는 고유전체 물질을 증착하기 위해 solid phase reaction을 통한 HfSiON를 제조하였으며 이에 대한 물리적/화학적/전기적 특성을 평가하였다. 실험방법으로는 Si substrate위에 underlayer로 RTO (Rapid Thermal Oxidation)법을 이용하여 1.4nm의 SiON를 형성하였으며 그 위에 sputter를 이용하여 0.5nm, 1.0nm, 1.4nm의 Hf metal을 증착하였다. 이와 같이 형성된 Hf/SiON stack구조를 N2와 O2 분위기에서 RTA를 이용한 열처리를 통해 Hf과 SiON이 완전히 반응하여 HfSiON을 형성할 수 있도록 solid phase reaction을 시켰다. HfSiON의 전기특성분석을 위해서 Pt 전극을 sputtering 방법으로 증착하여 MOS capacitor를 형성하였으며 400℃, 4% H2 gas를 이용하여 FGA(forming gas anneal) 처리를 하여 HP4285A LCR meter를 이용하여 C-V를 측정하였으며 HP4155A를 이용하여 누설전류 측정을 하였다. 또한 HfSiON의 반응정도와 interfacial layer의 존재 여부 확인을 위하여 HRTEM (High-resolution transmission electron microscopy)을 이용하였으며 HfSiON 박막의 화학 결합을 분석하기 위해 XPS를 이용하였고 AES를 이용하여 박막의 화학양론적 조성과 불순물 함량을 조사하였다. |
| 저자 | 고한경, 이태호, 김철성, 안진호 |
| 소속 | 한양대 |
| 키워드 | HfSiON; solid phase reaction; gate oxide |
