실리콘의 Orientetion이 산소 플라즈마에 의해 제조된

실리콘 산화막의 전기적 특성에 미치는 영향

허정수, 전법주, 오인환*, 임태훈*, 정일현

단국대학교 화학공학과

*한국과학기술연구원 화공연구부

Effect of Silicon Orientation on the Electrical Properties

of SiO2 Using Oxygen Plasma

Jung-Soo Heo, Bup-Ju Jeon, In-Hwan Oh*, Tae Hoon Lim*and Il-Hyun Jung

Dept. of Chem. Eng., Dan-Kook University

*Div. of Chem. Eng., Korean Institute of Science and Technology

서론

실리콘 산화막은 폴리층간·금속층간 평탄화박막, 소자보호용 박막, 축전용 유전박막 등에 이용되고 있으며 이러한 산화막을 성장시키는 방법으로 열산화(Thermal Oxidation)와 플라즈마를 이용하는 방법이 있다[1-2]. 열산화는 산화 온도가 높아야 하므로 집적회로의 공정에서 미세한 소자에 영향을 주게되어 초정밀 집적회로 등의 제조 공정에 적합하지 못한 방법이다. 이와는 대조적으로 플라즈마를 이용한 산화 방법은 저온 공정이 가능하여 초정밀 집적회로, 초고 집적회로(ULSIs : ultra-large-scale intergrated circuits)등의 제작공정에 적당한 산화방법이다[3].

실리콘 산화막의 전기적 특성을 개선하기 위한 연구가 계속되고 있는데 플라즈마를 이용하여 저온에서 산화막을 형성하는 기술은 높은 성장 속도와 양질의 Si/SiO2 계면을 가진다는 측면에서 특히 주목받고 있다. 양질의 Si/SiO2 계면은 낮은 Dit (interface trap density)를 형성하게 되어 좋은 전기적 성질을 가지게 된다[2]. Dit와 Qf(oxide fixed charge density), Qit(interface trap charge density) 등을 구하는 과정은 Si/SiO2 계면에 존재하는 trap의 정도를 나타내며 전기적 특성을 평가할 수 있다[4].

본 연구에서는 ECR 산소 플라즈마를 사용하여 하단 전자석에서부터 실리콘 웨이퍼까지의 거리, 마이크로파 출력, 반응 시간, 실리콘의 Orientation을 변수로 하여 실리콘 산화막을 제조하였고 이때 각 변수들이 Si/SiO2 계면에 미치는 영향과 전기적 특성을 관찰하였다. 또한 600℃에서 N2 분위기로 1시간동안 열처리 한 후 Si/SiO2 계면의 상태와 전기적 특성을 고찰하였다.

실험

실험장치와 실험 방법, 시료의 세척방법은 이미 다른 문헌에서 언급되었으며[5] 동일한 ECR CVD장치를 사용하여 저항이 1∼3□□인 p-type과 10∼20□□인 n-type 실리콘 웨이퍼를 사용하여 산화막을 성장시킨 후 전기적 특성을 분석하였다. 99.99%의 고순도 산소 가스를 사용하여 산화막을 제조한 후, 제조된 산화막에 vaccum coater(Leybold, LS560)를 사용하여 직경 1□이고 면적이 0.7854□인 Al 전극을 증착시켰다. 실리콘 웨이퍼의 뒷면에는 전기 전도성이 좋은 silver paste를 이용하여 구리선을 고정시키고 capacitance meter(HP Picoammeter, 4140B)의 양 probe에 구리선과 알루미늄 전극을 연결하여 5∼20 mA의 전류와 -20∼5V의 전압을 0.2V 간격으로 변화시켜 가면서 각 조건에서 제조된 실리콘 산화막의 capacitance를 측정하였다.

각 조건에서 형성된 산화막의 전기적 특성을 C-V(capacitance-voltage) 분석으로부터 Dit와 Qf+Qit(interface oxide charge density)를 구하여 평가할 수 있었다. Spectroscopic Elipsometer(Rudolph, S2000)를 사용하여 두께를 측정하였고, 실리콘 산화막 표면 mophology의 roughness는 전기적 성질과 깊은 관계가 있으므로 AFM(atomic force microscopy, PSI, Autoprobe M5) 으로 측정하였다.

결과 및 고찰

본 실험으로부터 제조된 막에서 Si:O의 조성비가 1:2가 됨을 여러 가지 물리적·분광학적 분석(FTIR, XPS, Auger Electron Spectroscope)으로부터 실리콘 산화막임을 확인 할 수 있었다[5].

하단 전자석으로부터 <111>구조를 가지는 실리콘 웨이퍼 까지의 거리를 0□, 마이크로파출력을 400W로 조정하여 40분동안 반응시켜 실리콘 산화막을 제조한 후 600℃에서 N2분위기로 1시간동안 열처리를 수행하였다. 두께가 295Å인 실리콘 산화막의 capacitance를  high-low frequency 영역에서 측정한  C-V curve를 Fig. 1에 나타내었다.  본 연구에서 사용한 실리콘 웨이퍼는 boron이 doping되어 있으나 균일하지 않기 때문에 전극으로 설정된 부분의 doping된 양을 알 수 있는 자료로써 NA를 계산하였다. Doping density(NA)가 2.528×1016/□인 산화막의 Cmax (maximum capacitance)는 663.333 pF으로 나타났고 VFB (Flatband voltage)는 -2.52 volt로 계산되었다. Si/SiO2 계면에서 전하의 밀도를 알 수 있는 interface charge density는 Qf／Qit로 정의되며 Fig. 1의 high-low capacitance로부터 interface charge density 값이 8.325×1011/□ 임을 계산 할 수 있었다. 이 값은 Carl D. A. 등이 ECR 산소 플라즈마를 이용하여 마이크로파 출력이 700W 이고 본 실험조건보다 높은 온도인 400℃에서 제조한 두께 220Å의 실리콘 산화막의 interface charge density와 크게 차이나지 않음을 알 수 있다[6].

Fig. 1과 동일한 조건에서 형성된 실리콘 산화막의 C-V curve로부터 에너지

Fig. 1. High and low frequency Capacitance-Voltage curve.

준위에 대한 Dit를 Fig. 2에 나타내었다. 그림에서 x축으로 나타낸 Ei-Ev는 p-type 실리콘 웨이퍼를 사용한 경우이다. C-V curve에서 dc bias를 일정 에너지 준위(Ei)에서 valence band의 에너지 준위(Ev)의 차로 나타낸 값이다. 그러나 n-type의 경우 conduction band에서 에너지 준위(Ec)와 일정 에너지 준위(Ei)의 차이로 interface trap density를 표현하는 것이 일반적이다.

1993년까지 Dit를 줄이기 위하여 열처리, 직접·간접 플라즈마 산화 공정등 다양한 방법들이 보고된 바 있으며, Dit 값을 1.1×1010eV-1□-2까지 감소시켰다[7]. 이와 비교해보면 플라즈마를 이용하여 저온에서 공정을 수행한 본 실험으로부터 얻은 Dit는 매우 작은 값임을 알 수 있었으며 이로부터 전기적 특성이 매우 우수함을 알 수 있었다.

마이크로파 출력을 증가시키고 하단 전자석으로부터 실리콘 웨이퍼까지의 거리를 근접하게 할 경우 반응속도는 빠르지만 표면에 반응성이 큰 입자-이온 등의 etch 현상이 일어나므로 막의 물성을 저하시키게 된다[5]. 500W이상의 높은 마이크로파 출력을 사용함으로써 반응성이 큰 이온-입자 등에 의해 Si/SiO2 계면과 산화막 표면에 손상을 주는 경우와는 대조적으로 마이크로파 출력을 300, 400W로 조절하여 실험하였을 때 반응속도는 약간 느리지만 Fig. 1과 Fig. 2에서 이미 언급한 전기적 특성이 우수한 실리콘 산화막을 얻을 수 있었다. Fig. 3은 <100> 실리콘위에 산소 플라즈마로 산화막을 형성하였을 때 마이크로파 출력에 따른 표면 morphology를 나타내었다. 이로부터 Si/SiO2 계면의 morphology 향상과 우수한 전기적 특성을 얻기위해 반응 속도가 빠르더라도 마이크로파 출력을 높게 하는 것은 배제해야 함을 알 수 있다. 이러한 결과는 <111> 실리콘에서도 동일하게 나타났다.

Si<100>과 Si<111> 위에서 성장시킨 실리콘 산화막은 두께와 roughness에서 각각 차이를 나타내었고[5], C-V curve 측정시 정전 용량에서도 크게 차이를 나

Fig. 2. Dit spectrum showing minimum Dit around the midgap

around of 4.2358×109 eV-1□-2.

(a)                                      (b)

Fig. 3. AFM images of 1□×1□ SiO2 surface prepared by O2 plasma

in which (a) microwave power is 600W and distance is 0□ and

(b) microwave power is 300W and distance is 0□.

타냄을 알 수 있었다. Cubic silicon의 격자구조에서 Si<100>면보다 Si<111>면에 원자가 1개 더 존재하므로 Si<111>구조의 웨이퍼가 Si<100>구조보다 플라즈마 상태의 산소와 더욱 활발하게 반응한다. Si<111>의 방향특성을 갖는 실리콘 웨이퍼에 성장시킨 산화막의 경우가 Si<100>을 사용하였을 때 보다 정전 용량이 약 3배정도 크게 나타나났다. 격자구조가 다르기때문에 Si/SiO2 계면에서의 interface charge density와 interface trap density도 다르게 나타남을  확인할 수 있었다. 또한 p-type과 n-type의 실리콘 웨이퍼위에 성장된 산화막을 비교해 본 결과 C-V curve와 에너지준위에 따른 Dit값의 형태에서만 차이를 나타내었다.

참고문헌

1. Pliskin W. A.:J. Vac. Sci. Technol., 14(5), 1064(1977).

2. Batey J. and Tierney E.:J. Appl. Phys., 60(9), 3136(1986).

3. Bright A. A., Batey J. and Tierney E.:Appl. Phys. Lett., 58(6), 619(1991).

4. Nicollian E. H.:MOS(Metal Oxide Semiconductor) Physics and Technology,

1982.

5. 허정수, 전법주, 오인환, 임태훈, 윤용수, 정일현:화학공학의 이론과 응용, 2(1),     1001(1996).

6. Carl D. A. and Hess D. W.:J. Vac. Sci. Technol., A8(3), 2924(1990).

7. Chen Z., Yasutake K., Doolittle A., and Rohatgi A.:Appl. Phys. Lett., 63       (15), 2117(1993).