ECR플라즈마를 이용한 화학증착법에 의해 제조된

실리콘 산화막의 전기적특성

전법주, 허정수, 오인환*, 임태훈*, 윤용수, 정일현

단국대학교 화학공학과, *한국과학기술연구원 화공연구부

Electrical Characteristics of Silicon Oxide Films Prepared by

Chemical Vapor Deposition Method Using ECR Plasma Sources

Bup-Ju Jeon, Jung-Soo Heo, In-Hwan Oh*, TaeHoon Lim*,

Yong-Soo Youn and Il-Hyun Jung

Dept. of Chem. Eng. Dan-Kook University

*Div. of Chem. Eng., Korea Institute of Science and Technology

서론

MOS(metal-oxide semiconductor) VLSI의 소자제작을 위해서는 얇은 산화막이 요구되고 있다. 양질의 산화막을 얻기 위하여 현재까지 열산화공정을 기본으로 한  방법들이 많이 연구되어 왔다[1,2]. 그러나 열산화공정은 800℃이상의 높은 온도를 필요로 하므로 확산과 화학반응에 의한 막내 조성의 재분포가 일어나고 녹는점이 낮은 금속 전극에 바람직하지 않기 때문에 낮은 온도에 의한 산화공정이 요구되고 있다.

낮은 온도에서 산화공정이 가능한 플라즈마를 사용하는 경우에는 높은 에너지를 갖는 입자들에 의한 ion bombardment현상으로 산화막 표면과 Si/SiO2계면에 손상이 우려되고 산화막내에 전하의 형성과 같은 문제점이 발생하고 있다. 또한 플라즈마에 의한 변수 때문에 열산화공정보다 산화막의 물성을 유지하기가 아주 복잡하다. 저온 공정 조건하에 이러한 문제점을 해결하고 양질의 산화막을 얻기 위하여 remote plasma등 장치가 개선된 다양한 연구가 진행되고 있다[3,4]. 이중 photoresist의 제거, 실리콘 표면의 세척과 식각등에 사용되고 있는 ECR 플라즈마는 전극을 포함하지 않기 때문에 전극의 스퍼터에 의한 금속 오염을 무시할 수 있고, 산화막의 전기적 특성에 영향을 주는 산화막 표면과 Si/SiO2계면의 morphology를 향상시킬 수 있는 장점이 있다.

Si/SiO2계면의 약 30Å영역이 전기적특성에 큰 영향을 주게되므로 계면의 morphology개선을 위하여 산화공정 전에 He, H2플라즈마에 의한 세척에 관해서도 연구가 진행되고 있다[5]. 이 Si/SiO2계면에서 작은 Dit(interface trap density)값을 갖는 산화막의 형성은 아주 중요하다. PECVD방법에 의해 형성된 산화막은 열산화막보다 큰 Dit 값을 갖는 단점이 있으나 remote plasma등 개선된 플라즈마 장비를 이용하여 낮은 Dit 값을 얻기 위한 연구가 진행되고 있다[6,7].

따라서 본 연구에서는 ECR플라즈마 화학증착법을 이용하여 실리콘 산화막을 형성하였고 이때 기판의 온도변화, 마이크로파의 출력, 희석비 등의 실험변수가 산화막의 표면, Si/SiO2계면 morphology, Dit, Interface charge density(Qf+Qit)등 전기적특성에 미치는 영향을 살펴보았다.

실험방법

1. 실험 방법

플라즈마영역에서 2.45 GHz의 주파수를 갖는 마이크로파와 DC 전자석에 의한 자기장이 기판표면에 수직으로 작용하도록하여 875Gauss에 해당되는 얇은 ECR조건이 형성되도록하였다. 플라즈마 가스내에 일부 존재하는 이온과 전자들은 ECR층을 통과하여 높은 에너지를 갖고 자기장과 전기장에 의해 발생되는 전자장을 따라 증착영역으로 도입되게 된다. 본 실험에 사용한 ECR 플라즈마 발생장치와 기본 사항은 다른 문헌에 이미 언급된 바 있다[8,9]. 기판의 위치는 반응가스의 분사링으로 부터 2∼7□ 까지 1□ 간격으로 변화시켰고 플라즈마 발생가스와 반응가스로 O2와 SiH4 가스를 사용하여 희석비를 변화시켜 주입하였다. 반응기내 압력은 4.5mTorr로 일정하게 유지하였으며, 도입되는 SiH4와 O2가스의 총 유량을 15sccm으로 고정시켰다. 마이크로파세기를 200W∼600W, 기판의 온도는 상온∼400℃의 영역에서 실험하였다.

2. 시료의 세척 및 분석 방법

실험에 사용된 기판으로 비저항이 1∼3□-cm인 p-type (111) 실리콘웨이퍼를 사용하였으며 시료의 세척은 다른 문헌에서 이미 언급된 방법과 동일하다[9]. 형성된 실리콘 산화막의 표면 morphology분석을 위해 1□×1□범위에서  roughness를 AFM(Atmoic Force Microscopy, PSI, Autoprobe M5)를 사용하여 측정하였으며 산화막의 표면과 Si/SiO2계면의 morphology관계를 확인하기 위하여 형성된 실리콘 산화막을 1:20으로 희석시킨 HF용액으로 3분동안 식각한 후 AFM분석을 수행하였다.

전기적특성의 측정을 위하여 형성된 실리콘산화막에 두개의 평행한 Al전극을 electron-beam evaporator(Leybold/LS560)를 사용하여 전극의 크기를 1□, 두께는 2000Å으로 증착하였으며, 산화막과 전기적특성에 영향을 미치는 전극의 접착력을 증가시키기 위하여 질소분위기하에 450℃에서 30분동안 열처리 하였다. 이와 같은 절차로 MOS Capacitor를 제작한 후 Capacitance Meter(HP Picoammeter, 4140B)를 사용하여 1MHz와 10Hz의 주파수로 Capacitance를 측정하였다. 이때 DC bias는 -20∼5Volt의 범위내에서 0.2 V/sec로 변화시켜주었다.

결과

실리콘 기판의 거리, 마이크로파 출력, 압력과 희석비 등을 변화시켜가면서 상기와 같은 방법으로 실리콘 산화막을 성장시킨 후 FTIR, XPS, Auger Electron Spectroscope등을 사용하여 실리콘 산화막의 결합구조, 막 표면의 성분과 조성비 등 물리·화학적 성징을 분석한 결과, 전형적인 산화막이 형성되었음을 이미 확인하였다[9].

Si/SiO2계면의 morphology와 산화막 표면의 morpology는 전기적특성에 큰 영향을 미치게 되는데, 특히 실리콘 기판으로부터 30Å영역에 존재하는 oxide charge와 trap들은 산화막의 전기적 특성을 지배하므로 Si/SiO2계면의 morphology는 중요하다.

각 실험 조건에서 제조된 산화막의 r.m.s. roughness 값과 산화막을 식각한 후의 r.m.s. roughness 값을 비교해본 결과 증착압력이 10 mTorr 경우 각각 27, 18Å, 반응온도가 400℃인 경우 15와 9.8Å, 마이크로파 출력의 세기가 200W인 경우 22, 11Å으로 나타나 일반적으로 산화막 표면의 roughness가 크게 나타나면 상대적으로 식각한 Si/SiO2계면의 roughness도 크게 나타남을 알 수 있었다. 즉 산화막 표면 morpology의 roughness는 실험조건에 크게 의존하며 이러한 산화막 표면의 morpology가 전기적특성에 큰 영향을 주게된다.

Fig. 1은 마이크로파의 출력이 200W, 압력이 4 mTorr, SiH4:O2의 희석비가 1: 14, 기판의 온도가 300℃, 총 유량이 15 sccm인 실험조건에서 제조된 실리콘 산화막의 high-low frequency capacitance를 나타낸 것이다. 산화막의 두께가 256Å이고 Al전극의 크기가 0.00785 □-2, boron의 도핑농도(NA)가 1.194×1017 □-3인 MOS capacitor의 capacitance는 4.261×10-10 F으로 나타났다. Flatband에서의 전압(VFB)은-1.69volt이고 그때의 capacitance는 3.995×10-10 F이었다. 이 산화막의 interface charge density는 high frequency capacitance로부터 계산하였으며 그 값은 2.389×1011 □-2이었다. High-low frequency capacitance로부터 계산된 Dit값은 3.097×1011 □-2eV-1으로 아주 작은 값을 갖는 양질의 산화막을 얻을 수 있었다.

산화막내에 존재하는 oxide charge의 형태는 interface charge density와 oxide charge density 로 존재한다. Interface charge density는 interface trap charge와 fixed charge의 합을 의미하며 gate bias가 변함에 따라 변한다. fixed charge의 경우 열처리 후에 trap charge가 변하지 않고 charge로 존재하며 interface charge density는 반응초기에 형성되므로 Si/SiO2계면에 존재하는 charge의 형태이다.

Fig. 2에는 압력이 4 mTorr, SiH4:O2의 희석비가 1:14, 기판의 온도가 300℃, 총 유량이 15 sccm 실험조건에서 마이크로파의 출력에 따라 제조된 실리콘 산화막의 interface charge density를 나타내었다. Interface charge는 마이크로파 출력이 400W까지 증가함에 따라 증가하고 400W∼600W영역에서는 한정되어 있는 Si의 위치에 더 이상 charge가 형성되지 않고 일정한 값으로 수렴하는 경향을 나타내고 있다.

마이크로파의 출력이 작아서 증착속도가 낮은 영역에서 interface charge density를  줄일 수 있었다. 마이크로파의 출력을 변수로 하였을때 반응초기에 형성되는 계면의 interface charge density는 증착속도와 비례관계가 있음을 알 수 있었다. 마이크로파 출력이 증가할수록 활성화된 반응성 이온들이 많이 형성되므로 증착속도는 크게 증가하게 되며 그때 막 표면에 형성된 결함, 양으로 하전된 산소원자,  일부 Si-H· 등의 영향으로 interface charge density가 증가하는 것으로 예측된다.

low frequency

at High-Low frequency          High frequency

Sweep : -4V to 3V

Cmax(F)=4.2606E-10

Fig. 1. High-low frequency capacitance-voltage characteristics for the MOS

capacitor fabricated on 1∼3□□ silicon substrate using the ECRCVD

method.

Fig. 3은 Fig. 2와 동일한 실험조건에서 마이크로파의 출력에 따라 제조된 실리콘산화막의 Dit값을 나타낸 것으로 high-low frequency capacitance 값으로부터 계산하였다. NA(doping density)는 1.×1016∼1.×1017□-3의 범위로 위치에 따라 값의 차이가 있으므로 각 전극에 대하여 NA 값을 구한 후 Dit값의 계산에 적용하였다. 계면에 존재하는 trap은 마이크로파의 출력이 200, 300W인 실험조건에서 1∼3×1010eV-1·□-2로 아주 작았으나 마이크로파 출력이 증가할수록 8×1010eV-1·□-2로 급격히 증가함을 확인할 수 있었다. 그러나 마이크로파의 출력이 600W이상인 경우 높은 에너지를 갖는 입자들에 의한 ion bombardment현상으로 표면의 roughness가 크게 증가하여 C-V(Capacitance-Voltage)특성이 나타나지 않았다.

따라서 ECR플라즈마를 사용한 화학증착법에 의해 제조된 산화막 표면의 roughness로부터 Si/SiO2계면의 roughness를 예측할 수 있었으며, 산화막 표면 morpology의 roughness는 실험조건에 크게 의존하였다. Interface charge density는 마이크로파의 출력이 낮을수록 줄일 수 있었으며 그 값은 2×1011∼3×1012□-2의 범위로 나타났다. 400W이상인 영역에서는 더 이상 charge가 형성되지 않고 일정한 값을 나타내었다. 계면에 존재하는 interface trap density는 마이크로파의 출력이 낮은 실험조건에서 1∼3×1010eV-1·□-2로 아주 작은 값을 갖으나 마이크로파 출력이 증가할수록 증가였다.

Fig. 2. Effect of the microwave power     Fig. 3. Effect of the microwave power

on the interface charge density of           on the interface trap density of

SiO2 films prepared by ECRPCVD.         SiO2 films prepared by ECRPCVD.

참고문헌

1. Pan P. and Schoefer C.: J. Electrochem. Soc., 133, 1171(1986).

2. Massoud H.Z., Plumer J. D. and Irene E.A.: J. Electrochem. Soc., 132, 2685         (1985).

3. Batey J. and Tierney E.: J. Appl. Phys., 60(9), 3136(1986).

4. Lucovsky G., Richard P.D., Lin S.Y. and Markunas R. J.: J. Vac. Sci. Technol.,      A4, 681(1986).

5. Bright A. A. Batey J. and Tierney E.: Appl. Phys. Lett., 58(6), 619(1991).

6. Chen Z., Yasutake K., Doolittle A. and Rohatgi A.: Appl. Phys. Lett., 63(15),        2117(1993).

7. Yasuda T., Ma Y., Habermeble S. and Lucovsky G.: Appl. Phys. Lett., 60, 434       (1992).

8. Tae-Hoon Lim, Yun-Jun Huh and Tae-Jin Park: HWAHAK KONGHAK, 32(3), 322     (1994)

9. Bup-Ju Jeon, Jung-Soo Heo, In-Hwan Oh, Tae-Hoon Lim, Yong-Soo Youn and       Il-Hyun Jung: Theories and Applications of Chem. Eng., 2(1), 933(1996).